Was ist die Verlustleistungskapazität?

Die Verlustleistung eines CMOS-Chips kann als Summe der statischen Verlustleistung (Leckstrom mal Versorgungsspannung) und der dynamischen Verlustleistung betrachtet werden.

Die dynamische Verlustleistung wiederum besteht aus der Verlustleistung in Bezug auf das Schalten interner Knoten und Treiber und der Verlustleistung in Bezug auf das Schalten externer Lastkapazität. Bei jedem Laden und Entladen (ein Zyklus) wird Energie eines Kondensators E = verbraucht$\frac {C V^2}{2}$, also wenn die Frequenz ist$f_0$dann ist die dynamische Leistungsaufnahme P =$\frac {f_0 C V^2}{2}$(pro Knoten). Die Hälfte der übertragenen Energie geht an jeder Kante als Wärme verloren.

Beim 74HC595 ist das dann die interne dynamische Leistungsaufnahme

$P_{dyn int} = \frac {f_0 C_{PD} V^2}{2}$(im Datenblatt wie bei All-Bits-Switching angegeben)

Um die Gesamtverlustleistung zu erhalten, addieren Sie die statische Verlustleistung, die obige interne dynamische Verlustleistung und die Verlustleistung aufgrund der Lastkapazität an jedem Ausgang

(ebenso wird es sein$\frac {f_0 C_L V^2}{2}$für jeden Ausgang).

Obwohl die statische Verlustleistung hauptsächlich mit der Versorgungsspannung zusammenhängt, beachten Sie, dass die dynamische Verlustleistung proportional zum Quadrat der Versorgungsspannung ist, sodass eine Verringerung der Versorgungsspannung von 5 V auf 1,8 V (2,8:1) die Dynamik verringert Stromverbrauch um den Faktor 7,7:1.

Wenn Sie also ein Board-Level-Designer sind und an niedrigem Stromverbrauch interessiert sind, können Sie die langsamste Frequenz und (insbesondere) die niedrigstmögliche Versorgungsspannung verwenden. Wenn Sie ein Chipdesigner sind, möchten Sie, dass die Teile mit sehr niedrigen Versorgungsspannungen arbeiten (was bedeutet, dass sie im Allgemeinen keine relativ hohen Spannungen verarbeiten können). Als Nebeneffekt neigen solche Transistoren dazu, stärker zu lecken, sodass die statische Verlustleistung sogar für Transistoren zunimmt, die überhaupt nicht schalten.