Ich habe begonnen, einen einfachen Jfet-Verstärker mit LTSpice zu entwerfen und zu simulieren. Die Schaltung, die ich unten habe, scheint in Ordnung zu sein, abgesehen von zu viel Verstärkung für meine Bedürfnisse (etwa 20x zu viel Verstärkung).
Um dies zu beheben, könnte ich am Eingang einen einfachen Spannungsteiler herstellen, aber das scheint einfach zu "hacky" und kein guter Ansatz zu sein. Der beste Weg scheint mir, einen negativen Rückkopplungspfad zu schaffen, wodurch Verzerrungen reduziert und auch die Verstärkung reduziert werden.
Meine Versuche blieben jedoch erfolglos, dies ist mein erster Versuch:
Dies ist das Ergebnis bei 'ac_out' dieser Schaltung:
Ich würde vermuten, dass dies an der Ladezeit von C4 liegt. Ich versuche, die Simulationszeitspanne so zu ändern, dass sie keinen Einfluss hat. Ich habe auch eine direkte Kopplung zwischen R5 und R10 versucht, konnte das aber nicht zum Laufen bringen.
Ich weiß, dass dies mit BJTs gut zu funktionieren scheint und weiß nicht, was ich falsch gemacht habe.
Auf den ersten Blick auf 'ac_out' schien es in Ordnung zu sein, der Spannungshub halbierte sich wie erwartet, aber der Frequenzgang wurde WEG:
Ich bin sicher, dass mir etwas fehlt, und würde mich sehr über Hilfe und Verständnis dafür freuen, wie hier eine negative Rückkopplung implementiert werden kann, idealerweise ohne Verwendung eines AC-Koppelkondensators.
Danke :)
Ihnen fehlen einige Kleinigkeiten. Ihr erster Versuch ist eine positive Rückkopplung. Der zweite Versuch ergibt eine niedrige Eingangsimpedanz, die möglicherweise unerwünscht ist. Dies bedeutet, dass die Eingangskopplungskappe C1 viel zu viel Low-Cut liefert. Sie könnten den Rückkopplungswiderstand R10 auf 1 setzen meg und platzieren Sie 470K in Reihe mit C1. Erwarten Sie einen Gewinn von etwa 2 auf Ihrer Sim. Wenn Sie diese Schaltung auf der Sim in Form bringen und eine konstante Leistung erwarten, wenn Sie mit diskreten JFets gebaut werden, müssen Sie Änderungen vornehmen. JFETs haben große Spreads.
Reinderien