Dies ist ein Versuch, eine gute allgemeine Frage und Antwort für ein Thema zu formulieren, das zuvor gestellt wurde, aber nur in bestimmten Situationen.
Können Sie beschreiben, was ich wissen muss, bevor ich eine Leiterplatte für ein Differenzsignalpaar mit einer bestimmten "Differenzimpedanz" auslege?
Differentialpaare werden für verschiedene serielle Hochgeschwindigkeitsbusse verwendet, darunter USB, MIPI, RS-422, RS-485, PCI Express, DisplayPort, LVDS, HDMI und mehr.
Was ist die Definition von "Differenzimpedanz"? Muss ich auf einer Leiterplatte die Drähte verdrillen oder abwechseln, wie es bei differenziellen Paaren in einem Kabel der Fall ist? Ist die Impedanz jeder längenangepassten Spur halb so groß wie die "Differenzimpedanz", oder ist das komplizierter? Wie genau muss die Längenanpassung bei maximaler Signalfrequenz sein?
Referenzen, die hilfreich sein können:
Ich werde versuchen, dies kurz zu beantworten, aber eine großartige Ressource für diese Art von Fragen ist Eric Bogatins Signal and Power Integrity -- Simplified .
Sie haben mehrere Hochgeschwindigkeitsprotokolle mit Signalflankenraten im Bereich von Hunderten von Pikosekunden aufgelistet und beschrieben. Das bedeutet, dass sogar Leiterbahnen von nur wenigen Zentimetern als elektrisch lang angesehen werden können und dass diese Übertragungskanäle als Übertragungsleitungen geführt werden müssen .
Sehr, sehr kurz gesagt, ermöglicht das Anbieten einer Übertragungsleitung mit einer bekannten Impedanz an einen Hochgeschwindigkeitstreiber (serielle Transceiver am Ein-/Ausgang eines SerDes) die Übertragung von Daten über diese Leitung ohne schädliche Signalreflexionen, die eine erfolgreiche Kommunikation beeinträchtigen können. Dies kann sich als Intersymbolinterferenz (ISI), Übersprechen, zusätzlicher Jitter, der ein UI (Einheitsintervall) unbrauchbar macht, und viele andere Effekte manifestieren. Denken Sie daran, dass einige dieser Protokolle (wie PCIe) mehr als 8 GT/s über herkömmliches Kupfer auf dem kostengünstigen FR-4 hinausschieben; Um dies zu erreichen, müssen Designer alles tun, um einen qualitativ hochwertigen Kanal für die Datenübertragung bereitzustellen.
Ein gegebenes Protokoll (oder eine Spezifikation) listet im Allgemeinen eine gewünschte charakteristische Impedanz auf . Beispielsweise kann Intel verlangen, dass PCI-Express-Traces für ihre Xeon-Plattformen als „100-Ohm-Differentialpaare“ geroutet werden. Dies bedeutet, dass sie ihre PCI-Express-Transceiver qualifiziert und entwickelt haben, um eine Übertragungsleitung mit einer charakteristischen Impedanz von 100 Ohm für die Datenübertragung zu erwarten. USB erfordert normalerweise 90 Ohm, RS-422 kann 120 Ohm und Ethernet 100 Ohm haben. Ich werde in diesem Beitrag nicht auf Single-Ended-Übertragungsleitungsstrukturen eingehen, aber wie unten in den Kommentaren erwähnt, könnten Sie in einer ungefähren ersten Reihenfolge jede „Hälfte“ der Strukturen unten als die Hälfte der Paarimpedanz betrachten.
Nun, um die Übertragungsleitungsstruktur auf einer herkömmlichen FR-4-Leiterplatte zu erstellen (um dieses Zeug erschwinglich zu halten!), haben wir mehrere Möglichkeiten. Für differenzielle Spuren haben wir mehrere Optionen. Nehmen wir an, Ihre Leiterbahnen befinden sich auf der oberen oder unteren Schicht - Option eins ist ein kantengekoppelter Mikrostreifen (das Bild, das ich habe, ist "beschichtet", wo sich die Lötmaske darüber befindet. Technisch gesehen gibt es kantengekoppelte Beschichtung und kantengekoppelte Oberfläche für obere/untere Schichtoptionen -- für wirklich hochfrequente HF-Arbeiten kann sogar das Vorhandensein einer Lötstoppmaske ein Problem sein).
Basierend auf dem Abstand zur darunter liegenden Rückführungsebene, dem Abstand zwischen den beiden Linien und der Breite jeder Linie kann Ihre PCB-Fertigung Ihnen eine Struktur liefern, die die Zielimpedanz darstellt.
Nehmen wir an, Sie befinden sich auf einer inneren Ebene. Die hier verwendete Struktur ist im Allgemeinen ein kantengekoppelter eingebetteter Mikrostreifen :
Ähnlich wie bei der ersten berücksichtigt auch diese den Abstand zur nächsten Referenzebene. Viele Designer ziehen es vor, ihre Hochgeschwindigkeitspaare auf internen Schichten zu begraben, um von der „kostenlosen“ Abschirmung von Kupferebenen zu profitieren und Strahlungsemissionen zu reduzieren. Kantengekoppelte Offset-Streifenleitung wird verwendet, wenn Sie eine Signalschicht zwischen zwei ebenen Schichten haben:
Um diese differentiellen Strukturen zu erhalten , wenden Sie sich an Ihr PCB-Fertigungshaus und nennen Sie ihm die differentiellen Impedanzen, nach denen Sie suchen – dies ist Teil des PCB-Stack-up- Designprozesses. Das Fabrikationshaus führt die tatsächlich verwendeten Materialien (mit unterschiedlichen Er-Werten) für Kerne und Prepreg-Materialien aus und kommt mit einer Reihe von Geometrien zu Ihnen zurück, die Sie in Ihrem Designtool befolgen können, z. B. ( keine reellen Zahlen) "0,2 mm dicke Leiterbahnen mit 0,15 mm Abstand auf den Schichten 1 und 8 für 100 Ohm Impedanz +/- 10 %". Sie geben diese Werte dann in Altium ein, und es stellt auf intelligente Weise sicher, dass beim Routen von Paaren, die Sie als Differenz ausgerufen haben, diese Geometrien folgen.
Wenn Sie Ihre Leiterplatte mit Ihrem Geschäft herstellen und ihm den entworfenen Stapel senden, führen diese Leiterbahnen konstruktionsbedingt zu der gewünschten charakteristischen Impedanz. Sie sollten einen Impedanzcoupon anfordern , bei dem es sich im Allgemeinen um ein Stück Ihrer Leiterplatte aus dem äußeren Teil des Arrays handelt, in dem eine doppelte Struktur der Übertragungsleitung erstellt wurde, und ein TDR (Time-Domain-Reflektometer) wird verwendet, um Ihnen die tatsächliche zu liefern Impedanz aufgebaut. Die typische Toleranz liegt bei etwa 10 % .
Die Längenanpassung hat keinen Einfluss auf die differentielle Impedanz und ist von Protokoll zu Protokoll unterschiedlich. Es gibt einen Intra-Pair-Skew (P zu N) und einen Inter-Pair/Inter-Lane-Skew (dh von PCIe Tx Lane 0 zu 1), wobei letzterer im Allgemeinen toleranter gegenüber Fehlanpassungen ist als ersterer. Dies ist etwas, das Sie im Allgemeinen gegen Ende analysieren, um ein Mäander- oder Serpentinen-Routing hinzuzufügen, damit die Mitglieder des Paares die Herstellerspezifikation erfüllen. Ich verwende ein Skript, das die rohen Nettolängen in Excel ausgibt, und dann eine bedingte Formatierung, um mich wissen zu lassen, wie ich die Spezifikation erfülle (etwas redigiert - dies ist ein Board mit einem Modul, das einige Abweichungen aufweist, und eine Trägerplatine, die nicht übereinstimmt):
Und hier ist ein Beispiel eines Altium-Setups für 100-Ohm-Differentialpaare basierend auf den Empfehlungen meines Anbieters:
Hier sind einige andere Tipps, die ich auf dem Weg gesammelt habe und die Ihnen in keiner bestimmten Reihenfolge helfen können:
Also, bevor Sie Ihr nächstes PCB-Projekt mit Protokollen/Anforderungen beginnen, die differentielles Trace-Routing implizieren:
Die differentielle Impedanz wird durch die Kopplung zwischen den beiden Seiten des Paares beeinflusst. Üblicherweise werden PCB-Differentialpaare Seite an Seite an einer bestimmten Lücke innerhalb einer bestimmten Konfiguration von PCB-Schichten parallel geführt. Wenn zwischen den beiden Seiten keine Kopplung besteht (sie sind weit genug voneinander entfernt), ist die Differenzimpedanz genau das Doppelte der charakteristischen Eintaktimpedanz jeder Seite für sich. Je enger die beiden Seiten koppeln, desto mehr weicht die differentielle Impedanz von diesem Fall ab. Vielleicht ein paar grundsätzliche Erkenntnisse in diesem Blog von mir: https://blog.zuken.com/routing-pcb-differential-pairs/
Krunal Desai
Bryce
Krunal Desai
Peter Schmidt
Das Photon
Bryce