Bits pro Kern für die verschiedenen Versionen des Apollo-Leitcomputerkern-Seilspeichers?

Die erste Version des Apollo-Führungscomputers hatte ein ROM von nur 12 K Wörtern mit 16 Bit. Später wurde es auf 24 K verdoppelt und schließlich auf 36 K Wörter verdreifacht.

Die erste Version des Core-Seil-Nur-Lese-Speichers verwendete einen Kern für 4 Wörter mit 16 Bit, also einen Kern für insgesamt 64 Bit. 3072 Kerne zum Speichern von 12.288 Wörtern mit 16 Bit.

Von dieser Seite von Brent Hilbert:

Einige Schriften deuten darauf hin, dass dies durch Verdoppelung und Verdreifachung der Anzahl der Sinnesschleifen durch die Kerne erreicht wurde, sodass Kerne mit jeweils 8, dann 12 Wörtern gewebt würden.

Wenn dies zutrifft, wurde die Anzahl der Bits pro Kern auf 128 und schließlich auf 192 erhöht.

Die erste Version hatte 20 Inhibit-Leitungen, 2 Set/Reset-Leitungen und 4*16 Sense-Leitungen, 2*10+2+4*16=86 Drähte insgesamt durch einen einzigen Kern. Die maximale Adernzahl pro Ader wurde später von 86 auf 150 auf 214 erhöht. Immer noch 3072 Adern für 36.864 Wörter.

Bis zu 214 Drähte, die durch einen einzigen kleinen Kern gewebt sind, ist das wirklich wahr?

Geben Sie hier die Bildbeschreibung ein

Foto © Raytheon, aus den Akten von Jack Poundstone. Von der visuellen Einführung zum Apollo Guidance Computer .

Von dieser NASA- Seite :

Der Speicher in Block II bestand aus einem Segment mit löschbarem Kern und sechs Modulen mit festem Kernseilspeicher.

Wenn sechs ROM-Module vorhanden sind, sollte die Gesamtzahl der Kerne 6144 (1024 Kerne pro Modul) und bis zu 118 Drähte pro Kern betragen. 96 Bit pro Kern für 36.864 Wörter mit 16 Bit.

Ich denke, das wäre besser für unsere Freunde bei Retrocomputing geeignet

Antworten (1)

Hintergrund für Personen, die mit Kernseilen nicht vertraut sind: Der Apollo Guidance Computer verwendete Kernseilen für einen hochdichten Nur-Lese-Speicher (den sie als festen Speicher bezeichneten). Wie ein normaler löschbarer Kernspeicher verwendete Kernseil magnetische Kerne, kleine Ferritringe. Aber im Gegensatz zu löschbaren Kernen speicherte es viele Bits pro Kern. Der Trick bestand darin, viele Drähte durch jeden Kern zu führen und die Daten fest zu verdrahten: Eine 1 wurde gespeichert, indem ein Draht durch einen Kern gefädelt wurde, und eine 0 wurde gespeichert, indem der Draht nicht durch den Kern gefädelt wurde. So wurden nach mühseligem Verdrahten des Kernseils Daten dauerhaft im Kernseil gespeichert. (Die Kerne im Seil waren erheblich größer als die Kerne im löschbaren Speicher, um die zahlreichen Drähte handhaben zu können.)

Jeder Kern hatte bis zu 192 Abtastdrähte, die 192 Bits speicherten. Durch Umdrehen eines Kerns im Modul würde ein Strom in den Lesedrähten durch diesen Kern induziert werden, wodurch die gewünschten 1-Bits für die ausgewählten Wörter bereitgestellt würden. (Ich vereinfache hier.)

Kernseil im Block II Apollo Guidance Computer war wie folgt konfiguriert: Der Computer enthielt 6 Kernseilmodule. Jedes Modul hatte 512 Kerne: 4 Ebenen mit 128 Kernen. Jeder Kern hatte Leseleitungen für 12 Wörter mit 16 Bit (15 Bit + Parität). Eine Gruppe von 16 Sensorleitungen wurde als Strang bezeichnet, und es gab 12 Stränge pro Modul.

Somit gab es je nach gespeicherten Daten bis zu 192 Sense-Leitungen durch jeden Kern. (Ich habe gehört, kann aber nicht bestätigen, dass nur etwa 128 Sense-Leitungen passen würden, also müssten Sie genügend 0-Bits in jedem Kern haben.)

Nachrechnen: 6 Module × 512 Kerne/Modul × 192 Bit pro Kern / 16 Bit pro Wort = 36864 Wörter wie angegeben.

Die Kerne hatten auch eine "Set"-Leitung, um sie in den Set-Zustand zu bringen. Jeder Kern hatte 8 Sperrleitungen (7 Adressen + 1 Parität), um alle außer dem gewünschten Kern am Umdrehen zu hindern. Eine Reset-Leitung drehte die Kerne zurück. (7 Adressbits haben 1 von 128 Kernen in einer Ebene ausgewählt. Die Set- und Reset-Leitungen wurden verwendet, um eine der 4 Ebenen in einem Modul auszuwählen, aber ich werde hier nicht auf die Details eingehen.)

Um Ihre Frage zu beantworten, hatte jeder Kern möglicherweise 192 Erfassungsdrähte sowie 10 zusätzliche Drähte: 1 Set, 1 Reset und 8 Inhibit.

Weitere Informationen finden Sie im Project Apollo Primary Guidance, Navigation and Control System Manual Volume II .

+1Zu Ihrer Information, ich habe gerade gefragt, wie der Apollo-Leitcomputer mit Paritätsbitfehlern umgegangen ist.